单电子晶体管和单空穴晶体管是超低功耗电荷逻辑、超灵敏电荷传感以及硅基自旋量子比特的重要基础器件平台。通过控制单个电荷载流子在纳米尺度库仑岛中的输运，这类器件为电荷级信息处理和量子态读出提供了直接途径。然而，制备由两个可靠隧穿势垒限定的超小量子点仍然是该领域面临的主要瓶颈。传统方法通常需要电子束光刻、极紫外光刻、图形依赖氧化，或复杂的栅极定义结构，这不仅增加了制造成本，也使规模化集成变得困难。
为解决这一挑战，南京大学电子科学与工程学院余林蔚、王军转教授与北京大学黄少云教授合作，基于硅纳米线的面内固-液-固（IPSLS）生长机制，发展了一种确定性的阶梯缩颈策略。通过引导催化硅纳米线跨越间距很近的双阶梯生长，研究团队在预定位置诱导形成了两个超窄隧穿缩颈。这两个缩颈区域夹持中间的硅量子点岛，自然构成单空穴晶体管所需的双势垒结构，而无需依赖高分辨率光刻。在该生长过程中，铟催化液滴驱动硅纳米线沿预定义的引导阶梯横向生长。当液滴经过双阶梯结构中的尖锐凸角时，局部前驱体供给和界面力平衡发生改变，从而导致硅纳米线发生显著缩颈。最终，可以获得尺寸约为 50 nm 硅岛。这种自定位的岛-颈结构提供了强尺寸限域，并使单空穴能够在平面硅纳米线沟道中输运。系统的结构表征证实，双阶梯设计能够可重复地产生岛-颈硅纳米线。研究发现，纳米线直径在两个阶梯拐角处收缩，而在中心岛区域增粗；通过调控催化剂液滴尺寸，可以调节岛区与缩颈区的直径比。这种形貌调控很难通过传统自上而下刻蚀实现，因为阶梯缩颈过程能够在三维尺度上同时重塑纳米线的宽度和高度。研究团队进一步利用优化后的岛-颈沟道制备了顶栅硅纳米线单空穴晶体管。输运测量显示，该器件在 40 K 下表现出清晰的库仑阻塞振荡，并在电荷稳定图中呈现出明确的库仑菱形，表明中心硅岛作为单个库仑阻塞量子点发挥作用。通过库仑菱形分析，研究人员提取出总岛电容约为 2.62 aF，对应的充电能约为 60 meV。该充电能远大于 40 K 下的热能，因此支持在较高低温条件下实现稳定的单空穴隔离。这项工作提供了一种低成本、可规模化且确定性的技术路线，可在硅纳米线生长过程中直接定义隧穿势垒和库仑岛。阶梯缩颈方法有望推动未来硅基单电荷逻辑、电荷传感器和自旋量子比特器件的发展，并为在平面半导体纳米线体系中构建量子点结构提供新的策略。
图文导读
图1. 阶梯缩颈硅纳米线量子点结构用于单空穴晶体管的概念示意、制备策略与定点构筑过程。
图2. 岛-颈硅纳米线的阶梯缩颈生长机制与结构表征。双阶梯几何结构形成两个缩颈隧穿限制区和一个中心硅岛，其中岛区与缩颈区的直径比可通过纳米线直径和催化剂液滴尺寸进行调控。
图3. 硅岛纳米线单空穴晶体管的器件结构、静电势模拟及变温输运特性。器件在 40 K 下观察到库仑振荡，模拟结果揭示了稳定的双势垒电势分布。
图4. 硅纳米线单空穴晶体管的库仑阻塞特性与电荷稳定图。明显的库仑阻塞区域和库仑菱形表明，单空穴可通过工程化构筑的硅量子点进行输运。
近期，该研究成果以“Step-necked tunnel constrictions in Si nanowires enable 40 K quantum-dot single-hole transistors without high-resolution lithography” 为题发表于《ACS Nano》。南京大学电子科学与工程学院胡志研同学为论文第一作者，南京大学余林蔚教授、王军转教授和北京大学黄少云教授为论文共同通讯作者。该工作得到了南京大学陈坤基教授、施毅院士和徐骏教授的支持，并获得国家自然科学基金杰出青年基金、国家重点研发计划和国家基础研究计划的资助。作者对以上支持表示诚挚感谢。
论文信息:
Step-necked tunnel constrictions in Si nanowires enable 40 K quantum-dot single-hole transistors without high-resolution lithography.
Zhiyan Hu1, Shichang Fan2, Tianyao Wei1, Lei Yan1, Junyang An1, Wei Liao1, Songlin Li1, Shaoyun Huang2*, Junzhuan Wang1*, Linwei Yu1*
Corresponding Authors: Shaoyun Huang, Junzhuan Wang, Linwei Yu
ACS Nano, DOI: 10.1021/acsnano.6c00514(2026)
前期相关工作:
1. Liao, W. et al. High-Performance Gate-All-Around Field Effect Transistors Based on Orderly Arrays of Catalytic Si Nanowire Channels. Nano-Micro Lett.17, 154 (2025).
2. Wu, L. et al. Step-necking growth of silicon nanowire channels for high performance field effect transistors. Nat. Commun.16, 965 (2025).
3. Liang, L. et al. Extremely Uniform Growth Integration of Stacked Silicon Nanowire Channels for High-Performance Transistors via an Embedded-Precursor-Feeding Strategy. ACS Nano, (2025).
4. An, J. et al. Lithography-free, site-controlled germanium quantum dots in silicon nanowires for single-hole transistors operating up to 50 K. Sci. Adv.12, (2026).
5. An, J. et al. Stable, Step‐Guided Growth of Planar Germanium Nanowires at 200 °C via the In‐Plane Solid‐Liquid‐Solid Mechanism. Adv. Sci., (2025).
6. Xue, Z. et al. Engineering island-chain silicon nanowires via a droplet mediated Plateau-Rayleigh transformation. Nat. Commun.7, (2016).
课题组简介:https://ese.nju.edu.cn/ylw
