近日，南京大学杜源、杜力教授团队在集成电路高速互连领域取得重大突破。团队联合平头哥（上海）半导体有限公司研究团队，相关科研成果以《A 47.0Tb/s/mm 112Gb/s/pin PAM4 Single-Ended Transceiver Featuring 4-Aggressor Crosstalk Cancellation and Supply-Noise Tolerance for Short-Reach Memory Interfaces》为题，发表于国际集成电路领域顶级会议ISSCC 2026。该成果成功创造了47.0Tb/s/mm超高边缘带宽密度世界纪录，相关技术已应用于AI智算芯粒与HBM存储芯粒接口研发，产品曾亮相央视《新闻联播》，为国产AI芯片对标国际先进水平提供核心技术支撑。
图1 南京大学电子科学与工程学院杜源、杜力教授团队ISSCC 2026发表论文
ISSCC：全称为IEEE International Solid-State Circuits Conference（国际固态电路会议），是集成电路设计领域公认的国际最高级别学术会议。
图2 ISSCC 2026存储器接口分会场主席与报告人员合影
图3 国际集成电路权威Behzad Razavi教授见证我校科研成果亮相ISSCC
随着高性能计算、人工智能技术的爆发式发展，HBM、UCIe等短距离Chiplet接口对高带宽、高密度传输的需求激增，单端信号传输已成为实现高带宽I/O密度的主流方案。但在超高速率传输场景下，行业面临着功耗、串扰与电源噪声的三重严峻挑战——高阶调制单端信号对各类噪声干扰极度敏感，传统方案要么仅能支持低速率传输，要么无法平衡功耗与信号完整性，难以适配多层中介层的高密度应用场景，成为制约高速互连技术发展的核心瓶颈。
面对行业痛点，研究团队在28nm CMOS工艺下，设计出一款集成4源串扰抵消与电源噪声抑制技术的5路单端112Gb/s/pin PAM4收发机（图4），攻克了高密度短距离存储接口的信号完整性难题，核心指标达国际领先水平。该芯片的核心创新与贡献主要体现在三大方面：
（一）低耗前端设计，兼顾能效与信号补偿：研发低功耗三重均衡驱动器与电阻反馈放大器端接方案，针对短距通道特性设计轻量级多频点均衡器，实现9.1dB信号损耗改善的同时，整体功耗仅有3.8mW，大幅提升能量效率。
（二）四源消扰，破解高密度串扰难题：首创四路干扰源脉冲匹配串扰抵消技术，通过延迟匹配与脉冲波形拟合，将完全闭合的112Gb/s PAM4信号眼图改善至在BER<10-9下张开度大于160mUI x 40mV的有效眼图，实现四路串扰源的有效补偿，为超高密度下的超高速信号提供可靠支撑。
（三）抗噪时钟，提升系统鲁棒性：设计基于传输线的全局时钟分配网络+电源噪声补偿的局部时钟网络，大大降低电源噪声引发的信号抖动；在100mV电源噪声下，信号眼宽波动被限制在5%以内，显著提升系统对电源噪声的容忍性。
图4 原型芯片架构及测试
测试结果表明，该芯片实现了5 x 112Gb/s下误码率低于10-9的有效传输，达成了国际领先的47.0Tb/s/mm带宽密度与0.52pJ/b能效，可有效应对严苛的串扰与电源噪声环境，信号完整性与传输可靠性显著优于传统方案（图5）。
图5 带宽密度和能源效率达国际领先水准
南京大学2024级博士研究生刘谦为第一作者。研究工作得到国家重点研发计划、江苏省重点研发计划资助；同时得到了平头哥（上海）半导体有限公司的资助和技术支持，是我校深化校企协同创新、推动科研成果落地转化的优秀范例。
论文链接：http://ieeexplore.ieee.org/document/11408977
