在追求更高性能、更低功耗、更灵活形态的电子器件道路上，硅锗（SiGe）纳米线因其可调带隙、高载流子迁移率和与CMOS工艺兼容的优势，被视为高性能薄膜晶体管（TFT）和柔性电子的理想沟道材料。然而，如何在低温下实现高密度、位置可控、成分均匀的SiGe纳米线阵列生长，一直是制约其大规模集成应用的瓶颈。
近日，南京大学电子科学与工程学院余林蔚教授与王军转教授团队首次成功实现了基于“平面内固-液-固”（IPSLS）机制的低温（250°C）SiGe纳米线阵列的可控生长，为未来大面积、柔性、三维集成电子器件的发展提供了关键材料基础。
无需转移，直接“画”出有序纳米线阵列
传统气-液-固（VLS）法生长的纳米线多为垂直或随机分布，需复杂的“拾取-放置”工艺才能集成到平面电路中，成本高且良率低。而南大团队采用自主发展的平面内固-液-固（IPSLS）生长机制，利用预图案化的台阶边缘作为“导轨”，让液态铟（In）催化剂在表面自驱动移动，原位吸收非晶SiGe前驱层，直接“书写”出高度有序、直径均匀（~35 nm）、间距可控（100 nm）的单晶SiGe纳米线阵列。更令人振奋的是，整个过程无需高温外延、无需单晶硅衬底，且生长温度低至250°C，完全兼容玻璃、塑料等柔性基底，为低温、大面积、柔性电子的实现铺平道路。
图1.IPSLS生长SiGe纳米线示意图
成分精准调控
研究团队通过调节沉积过程中SiH4与GeH4的气体比例，实现了Ge含量从0到75 at.%的连续调控，且纳米线中Si/Ge分布高度均匀，成分与前驱层完全一致，展现出优异的可编程性。Raman光谱分析进一步证实IPSLS生长的SiGe纳米线几乎无衬底诱导的应变，避免了传统异质外延中因晶格失配导致的性能退化问题，为器件稳定性和可靠性提供了保障。
图2.SiGe纳米线元素分布
性能突破
基于该技术，团队制备了全低温（<450°C）工艺的场效应晶体管（FET），以Si0.7Ge0.3纳米线为沟道，并采用“颈缩结构”（step-necking）提升栅控能力。器件性能：开态电流提升一个数量级（相比于纯Si纳米线）；空穴迁移率高达76 cm2/V·s；开关比 Ion/Ioff > 106；亚阈值摆幅 SS = 135 mV/dec。这一性能已达到同类纳米线器件的国际先进水平，展现出在高性能TFT、柔性传感器、乃至三维集成芯片中的巨大潜力。
图3.SiGe纳米线FET器件
该工作近期以“In-plane growth control of uniform SiGe nanowires for thin film electronics”为题发表《Applied Surface Science》期刊上。文章第一作者为南京大学电子科学与工程学院的博士生安钧洋，余林蔚教授、王军转教授为文章共同通讯作者。该工作的开展得到了南京大学陈坤基教授、徐骏教授、施毅教授支持和指导，受到国家重点研发计划、国家自然科学基金杰出青年学者项目以及国家自然科学基金重点项目的资助。
论文信息：
Junyang An, Lei Wu, Zhiyan Hu, Xiaopan Song, Junzhuan Wang*, Linwei Yu*
In-plane growth control of uniform SiGe nanowires for thin film electronics
Applied Surface Science 718, 164889 (2026)
https://doi.org/10.1016/j.apsusc.2025.164889